Claudionor José Nunes Coelho Júnior


 Professor  Associado


PhD, Stanford University, EUA, 1995

  coelho@dcc.ufmg.br   www
 ICEx/DCC, sala 4020, +55 (31) 3409-
Áreas de pesquisa

Informações resumidas do Currículo Lattes


Currículo Lattes atualizado em 15/01/2014

Formação acadêmica

Doutorado em Engenharia Elétrica na Stanford University em 1996
Mestrado em Ciências da Computação na Universidade Federal de Minas Gerais em 1990
Graduado em Engenharia Elétrica na Universidade Federal de Minas Gerais em 1988

Projetos de pesquisa em andamento

2003 a AtualProjeto Tropical Bio Miner - Construção de Base de Dados de Extratos, Moléculas e Proteínas Tropicais para Bioinformática a partir de Informações Estruturadas e Não-Estruturadas na Web. Aprovado no Edital CNPq 04/2003/Bioinformática. Processo CNPq 40.1979
Este trabalho objetiva a pesquisa de novas ferramentas para criar bases de dados de extratos, moléculas e protéinas apropriados para a indústria farmacêutica. Estas bases de dados demandam um enorme esforço de manutenção. A fim de montarmos as bases de dados descritas neste projetos, pretendemos pesquisar de forma automática bases de dados existentes, publicações e bases de patentes existentes no Brasil e no mundo. Estas bases anotadas permitirão o rápido teste via molucular docking de novos alvos. A fim de validarmos esta técnica, pretendemos extender a base de extratos tropicais da Biominas para anotá-la com base em informações descobertas na Web. Estes dados serão validados utilizando a base resultante para a busca de alvos para o S. mansoni, após a anotação de dados de sua estrutura e anotação funcional.
Integrantes: Claudionor Jose Nunes Coelho Junior (coordenador), Alberto Henrique Frade Laender, Guilherme Correa de Oliveira, François Artiguenave, Hao Chi Wong.
2003 a AtualProjeto: Sistemas de Computação Integrados em Chips. Aprovado no Edital Universal CNPq 01/2002. Processo CNPQ 47.5513/2003-7. Coordenador do Projeto.
O projeto visa o desenvolvimento de novas metodologias de implementação de Sistemas de Computação Integrados em Chip. Tais sistemas podem se apresentar de duas maneiras: sistemas embutidos (as vezes chamados de sistemas embarcados) quando usam componentes de prateleira e são implentados em placas de circuito impresso; e SoC (systems-on-chip) quando todos os componentes estão integrados em um único "chip" ou circuito integrado. Para realizar sistemas embutidos são usados microcontroladores comerciais, para implementar SoCs são usados componentes descritos em linguagens de escrição de hardware, chamados de macros, IP (intellectual property), ou VC (virtual components). Novas metodologias se fazem necessárias visto que o paradigma usado para o projeto de sistemas embutidos ou sistemas digitais não são mais suficientes. Novas técnicas de especificação e descrição de macros virtuais são necessárias e precisam ser exploradas. Outro problema que se apresenta é a forma em que estes componentes se comunicam entre si e que possam permitir o seu re-uso, fator fundamental para a sua aceitação comercial.
Integrantes: Claudionor Jose Nunes Coelho Junior (coordenador), Diogenes Cecilio da Silva Junior.
2002 a AtualProjeto: ARGO - DCC. Aprovado no Edital CT-INFO: FINEP 01/2002. Processo CNPq 68.0032/2003-7.
O objetivo deste projeto é desenvolver uma ferramenta de modelagem UML baseada no projeto opne-source ArgoUML, implementando uma interace para que permita o acréscimo de Plug-ins de forma que a ferramenta atenda as necessidades do mercado. A codificação será feita inteiramente em Java e deverá permitir intercâmibio com outras ferrametnas de modelagem de mercado, importando e exportando projetos dentro de padrões XMI e XML.
Integrantes: Claudionor Jose Nunes Coelho Junior (coordenador).

Projetos de desenvolvimento em andamento

Veja todos os projetos no Currículo Lattes

Últimas publicações

Artigos em periódicos


Trabalhos completos em congressos

A Cache Based Algorithm to Predict HDL Modules Faults
2011. Latin American Test Workshop (LATW). 0
Tracking Hardware Evolution
2011. International Symposium on Quality Electronic Design (ISQED). 1
Beyond Verification: Leveraging Formal for Debugging
2009. 46th Design Automation Conference. 2
BUGTRACER: A system for integrated circuit development tracking and statistics retrieval
2009. Latin American Test Workshop (LATW). 3
Efficient allocation of verification resources using revision history information
2008. 11th IEEE Workshop on Design and Diagnostics of Electronic Systems. 4

Resumos expandidos em congressos


Resumos em congressos

Microkernel for Nodes of Wireless Sensor Networks
2003. SBCCI Student Forum.
Middleware for Wireless Sensor Networks
2003. SBCCI Student Forum.
XROACH: A TOOL FOR GENERATION OF EMBEDDED ASSERTIONS
2003. SBCCI Student Forum.
Mobile and Reconfigurable EKG Monitoring System
2002. International Congress on Biological and Medical Engineering.
Particionamento Hardware/Software Usando Programação Linear Estocástica
1999. Anais do V Encontro Regional da Sociedade Brasileira de Matemática Aplicada e Computacional.

Veja todas as publicações no Currículo Lattes

Orientações em andamento

Mestrado

Doutorado

Veja todas as orientações no Currículo Lattes